VMIVME-7592
寄存器定义与BAR0的偏移量
寄存器名称偏移量
VMECOMM 0x00
位名称位定义
MEC\U SEL 0主大端启用位1=大端，
0=小端位
SEC\u SEL 1 Slave Big Endian启用位1=Big Endian，
0=小端点
表2辅助BERR逻辑启用位
1=辅助。BERR启用0=辅助。BERR已禁用
BTO 3总线错误计时器启用1=启用，0=禁用
BTOV[1:0]5:4超时值
00-16μs
01-64μs
10-256μs
11-1.00ms
BERRI 6 BERR中断启用1=中断启用
0=中断禁用
BERST 7 BERR状态读取/清除位
1=清除BERR状态，0=不执行任何操作
SFENA 8支持在以下情况下生成VME SYSFAIL
WDT超时
1=启用SYSFAIL生成，0=禁用
未使用9未使用
BPENA 10端转换旁路位
1=旁通，0=未旁通
VBENA 11 VME启用位（VBENA）
1=启用，0=禁用
未使用31:12未使用
VBAM 0x04
VME\U地址5:0锁存VME地址修饰符
未使用31:6未使用
SEC\U SEL 0x001
VBAR 0x08
VME\u ADDR所有锁存VME地址

Register Definitions Offset From BAR0 Register Name Offset VMECOMM 0x00 Bit Name Bit Definition MEC_SEL 0 Master big-endian enable bit 1=Big Endian, 0=Little Endian bit SEC_SEL 1 Slave Big-Endian enable bit 1=Big Endian, 0=Little Endian ABLE 2 Auxiliary BERR logic enable bit 1=Aux. BERR enabled 0=Aux. BERR disabled BTO 3 Bus error timer enabled 1=enabled, 0=disabled BTOV [1:0] 5:4 Timeout value 00 - 16μs 01 - 64μs 10 -256μs 11 - 1.00ms BERRI 6 BERR interrupt enable 1=Interrupt enabled 0=Interrupt disabled BERRST 7 BERR status read/clear bit 1=Clear BERR status, 0=Do nothing SFENA 8 Enables generation of VME SYSFAIL upon WDT timeout 1= Enable SYSFAIL generation, 0=Disable Unused 9 Not Used BPENA 10 Endian conversion bypass bit 1=bypass, 0=Not bypassed VBENA 11 VME enable bit (VBENA) 1 = enabled, 0 = disabled Unused 31:12 Not Used VBAM 0x04 VME_ADDR 5:0 Latched VME Address Modifier Unused 31:6 Not Used SEC_SEL 0x001 VBAR 0x08 VME_ADDR All Latched VME Address